Ein neuer Typ eines 3D-Computerchips, der zwei hochmoderne Nanotechnologien kombiniert, könnte die Geschwindigkeit und Energieeffizienz von Prozessoren erheblich steigern, heißt es in einer neuen Studie.
Heutige Chips trennen Speicher (der Daten speichert) und Logikschaltungen (die Daten verarbeiten), und Daten werden zwischen diesen beiden Komponenten hin und her verschoben, um Operationen auszuführen. Aufgrund der begrenzten Anzahl von Verbindungen zwischen Speicher- und Logikschaltungen wird dies jedoch zu einem großen Engpass, insbesondere weil von Computern erwartet wird, dass sie mit immer größeren Datenmengen umgehen.
Zuvor wurde diese Einschränkung durch die Auswirkungen des Moore'schen Gesetzes maskiert, wonach sich die Anzahl der Transistoren, die auf einen Chip passen, alle zwei Jahre verdoppelt, was zu einer Leistungssteigerung führt. Da die Chiphersteller jedoch an grundlegende physikalische Grenzen stoßen, wie kleine Transistoren erhalten werden können, hat sich dieser Trend verlangsamt.
Der neue Prototyp-Chip, der von Ingenieuren der Stanford University und des Massachusetts Institute of Technology entwickelt wurde, löst beide Probleme gleichzeitig, indem Speicher- und Logikschaltungen nicht nebeneinander, sondern übereinander geschichtet werden.
Dies nutzt nicht nur den Raum effizient aus, sondern vergrößert auch die Oberfläche für Verbindungen zwischen den Komponenten dramatisch, so die Forscher. Eine herkömmliche Logikschaltung hätte eine begrenzte Anzahl von Stiften an jeder Kante, durch die Daten übertragen werden können; Im Gegensatz dazu waren die Forscher nicht auf die Verwendung von Kanten beschränkt und konnten vertikale Drähte, die von der Logikschicht zur Speicherschicht verlaufen, dicht packen.
"Mit getrenntem Speicher und Computer ist ein Chip fast wie zwei sehr bevölkerungsreiche Städte, aber es gibt nur sehr wenige Brücken zwischen ihnen", sagte Studienleiter Subhasish Mitra, Professor für Elektrotechnik und Informatik in Stanford, gegenüber Live Science. "Jetzt haben wir nicht nur diese beiden Städte zusammengebracht, sondern auch viel mehr Brücken gebaut, damit der Verkehr zwischen ihnen viel effizienter verläuft."
Darüber hinaus verwendeten die Forscher Logikschaltungen aus Kohlenstoffnanoröhrentransistoren sowie eine neue Technologie namens Resistive Random-Access Memory (RRAM), die beide viel energieeffizienter sind als Siliziumtechnologien. Dies ist wichtig, da die enorme Energie, die für den Betrieb von Rechenzentren benötigt wird, eine weitere große Herausforderung für Technologieunternehmen darstellt.
"Um die nächste 1000-fache Verbesserung der Rechenleistung in Bezug auf die Energieeffizienz zu erzielen, die dazu führt, dass die Dinge mit sehr wenig Energie laufen und gleichzeitig die Dinge wirklich schnell laufen, ist dies die Architektur, die Sie benötigen", sagte Mitra.
Beide neuen Nanotechnologien haben zwar Vorteile gegenüber herkömmlicher Technologie auf Siliziumbasis, sind aber auch ein wesentlicher Bestandteil der 3D-Architektur des neuen Chips, so die Forscher.
Der Grund, warum heutige Chips 2D sind, liegt darin, dass für die Herstellung von Siliziumtransistoren auf einem Chip Temperaturen von mehr als 1.000 Grad Celsius erforderlich sind, was es unmöglich macht, Siliziumschaltungen übereinander zu legen, ohne die untere Schicht zu beschädigen, sagten die Forscher .
Sowohl Kohlenstoffnanoröhrentransistoren als auch RRAM werden jedoch bei einer Temperatur von weniger als 200 ° C hergestellt, sodass sie leicht auf Silizium geschichtet werden können, ohne die darunter liegende Schaltung zu beschädigen. Dies macht den Ansatz der Forscher auch mit der aktuellen Technologie zur Herstellung von Chips kompatibel.
Das Stapeln vieler Schichten übereinander könnte möglicherweise zu einer Überhitzung führen, sagte Mitra, da die oberen Schichten weit von den Kühlkörpern an der Basis des Chips entfernt sind. Er fügte hinzu, dass dieses Problem relativ einfach zu lösen sein sollte, und die erhöhte Energieeffizienz der neuen Technologie bedeutet, dass in erster Linie weniger Wärme erzeugt wird.
Um die Vorteile seines Designs zu demonstrieren, baute das Team einen Prototyp eines Gasdetektors, indem es eine weitere Schicht von Sensoren auf der Basis von Kohlenstoffnanoröhren auf den Chip legte. Die vertikale Integration bedeutete, dass jeder dieser Sensoren direkt mit einer RRAM-Zelle verbunden war, was die Geschwindigkeit, mit der Daten verarbeitet werden konnten, dramatisch erhöhte.
Diese Daten wurden dann an die Logikschicht übertragen, die einen Algorithmus für maschinelles Lernen implementierte, der es ihr ermöglichte, zwischen den Dämpfen von Zitronensaft, Wodka und Bier zu unterscheiden.
Dies sei jedoch nur eine Demonstration, sagte Mitra, und der Chip sei äußerst vielseitig und besonders gut für datenintensive, tiefe neuronale Netzwerkansätze geeignet, die die derzeitige Technologie der künstlichen Intelligenz unterstützen.
Jan Rabaey, Professor für Elektrotechnik und Informatik an der University of California in Berkeley, der nicht an der Forschung beteiligt war, sagte, er stimme zu.
"Diese Strukturen eignen sich möglicherweise besonders für alternative lernbasierte Computerparadigmen wie gehirninspirierte Systeme und tiefe neuronale Netze, und der von den Autoren vorgestellte Ansatz ist definitiv ein guter erster Schritt in diese Richtung", sagte er gegenüber MIT News.
